EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

05326817

PUBLICATION DATE

10-12-93

APPLICATION DATE

26-05-92

APPLICATION NUMBER

04158808

APPLICANT: HITACHI CABLE LTD;


INVENTOR: WATABIKI TERUYUKI;

INT.CL.

: H01L 23/50 H01L 25/04 H01L 25/18

TITLE

: MULTICHIP PACKAGE



ABSTRACT :

PURPOSE: To simplify the wiring structure of a semiconductor chip and a lead conductor while the wiring structure is reduced in weight and thickness.

CONSTITUTION: A lead frame 17, consisting of a tab part 15 connected to the grounding potential through a ground lead 12 and a plurality of signal leads 10, is adhered at least to one surface of a tab part 15, and a hole 8 for earthing is formed in the prescribed position. An insulating tape 13, on which a conductive pattern 5 is formed on the surface, and a number of semiconductor chips 1, which are arranged in the prescribed positions of the insulating tape 13, are provided. A semiconductor chip 1 is connected to the signal lead 10 through the conductive pattern 5, and it is connected to the tab part 15 through the hole 8.

COPYRIGHT: (C)1993,JPO&Japio

(19) □本図特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平5-326817

(43)公開日 平成5年(1993)12月10日

(51) Int.Cl.5

識別記号

庁内整理番号

技術表示箇所

H01L 23/50

U 9272-4M

X 9272-4M

25/04

25/18

H 0 1 L 25/04

FI

審査請求 未請求 請求項の数2(全 5 頁)

(21)出願番号

特願平4-158808

(71)出願人 000005120

(22)出願日

平成4年(1992)5月26日

日立電線株式会社

東京都千代田区丸の内二丁目1番2号

(72)発明者 田中 浩樹

茨城県土浦市木田余町3550番地 日立電線

株式会社システムマテリアル研究所内

(72)発明者 山口 健司

茨城県土浦市木田余町3550番地 日立電線

株式会社システムマテリアル研究所内

(72) 発明者 内田 敏浩

炎城県土浦市木田余町3550番地 日立電線

株式会社システムマテリアル研究所内

(74)代理人 介理士 平田 忠雄 (外2名)


最終頁に続く

(54)【発明の名称】 マルチチップパッケージ

(57)【要約】

【目的】 軽量薄型化を図りながら半導体チップとリー ド導体の配線構造を簡素化すること。

【構成】 グランドリード12を介して接地電位に接続 されるタブ部15,及び複数の信号リード10より成る リードフレーム17と、タブ部15の少なくとも片面に 貼付され、所定の位置にグランド接続用孔8が形成され ていると共に、表面に導体パターン5が形成された絶縁 テープ13と、絶縁テープ13の所定の位置に配置され た複数の半導体チップ1を備え、半導体チップ1が、導 体パターン5を介して信号リード10と接続されている と共に、グランド接続用孔8を介してタブ部15と接続 された構成。



【特許請求の範囲】

【蔚求項1】 グランドリードを介して接地電位に接続 されるタブ部、及び複数の信号リードより成るリードフ

前記タブ部の少なくとも片面に貼付され、所定の位置に グランド接続用孔が形成されていると共に、表面に導体 パターンが形成された絶縁テープと、

前記絶縁テープの所定の位置に配置された複数の半導体 チップを備え、

前記半導体チップが、前記導体バターンを介して前記信 号リードと接続されていると共に、前記グランド接続用 孔を介して前記タブ部と接続されていることを特徴とす るマルチチップパッケージ。

【請求項2】 前記タブ部は、前記グランド接続用孔か ら露出した部分に、Au、或いはAgのスポットめっき が施され、

前記信号リードは、先端部にAu、或いはAgのスポッ トめっきが施されている構成の請求項1のマルチチップ パッケージ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体素子, 受動案子等 の複数の半導体チップが搭載されるマルチチップパッケ ージに関し、特に、軽量薄型化を図りつつ半導体チップ とリード導体の配線構造を簡素化したマルチチップパッ ケージに関する。

100021

【従来の技術】マルチチップパッケージは、複数の半導 体素子や受勁素子(以下、単に半導体チップという)を 一艘めにしてパッケージングしたものであり、例えば、 16ビットや32ビットの人きなマイクロプロセッサ や、大規模なゲートアレイ、或いは大容量のメモリLS 1 等と組み合わせて使用される。

【0003】このように、複数の半導体素子を一纏めに してパッケージングすると、新たにLSIを開発する場 ①、汎用の半導体チップを組み合わせることにより、開 発コストの低減,及び開発期間の短縮化が図れ、1チッ プのLSIにすることが技術的に困難な場合、1つの半 導体チップを搭載した I Cパッケージを数個使用するよ りも実装面積を小さくでき、樹脂封止後、標準のICパ 40 ッケージと同様に一般の実装ラインに適用できる等の利 点が得られることから、ユーザーにとって手軽な高密度 のモジュールとして注目を浴びている。特に、最近で は、高密度化を提供する表面実装が普及していることか ら、このパッケージが注目されている。

【0004】こういった中で、従来のマルチチップパッ ケージは、例えば、複数の半導体チップをリードフレー ムのタブ部に搭載し、リードフレームのリード導体と半 導体チップをポンディングワイヤで接続して、更に、タ ブ部をモールド樹脂で封止して構成されている。このマ 50 ことができ、最も混雑している信号リードの先端部と半

ルチチップパッケージは、リード導体として信号伝送用 の信号リードの他に電源リード、グランドリードを有 し、電源電位、接地電位のチップへの供給はリード導体 を棄用して行っている。

[0005]

【発明が解決しようとする課題】しかし、従来のマルチ チップパッケージによると、ボンディングワイヤを複雑 に引き回して信号リード、電源リード、及びグランドリ ードと複数の半導体チップを接続しているため、配線構 造が複雑化するという問題がある。最近、特にリードフ レームの微細精密化が進んでいるため、配線を複雑に引 き回すと、短絡等が発生する恐れがある。また、セラミ ック基板やプリント基板を使って配線構造を簡略化する こともできるが、その厚さ分だけパッケージが厚くな り、軽量薄型化を図ることができない。

【0006】従って、本発明の目的は軽量薄型化を図り ながら半導体チップとリード導体の配線構造を簡素化す ることができるマルチチップパッケージを提供すること

20 [0007]

30

【課題を解決するための手段】本発明は上記問題点に鑑 み、軽量薄型化を図りながら半導体チップとリード導体 の配線構造を簡素化するため、グランドリードを介して 接地電位に接続されるタブ部、及び複数の信号リードよ り成るリードフレームと、タブ部の少なくとも片面に貼 付され、所定の位置にグランド接続用孔が形成されてい ると共に、表面に導体パターンが形成された絶縁テープ と、絶縁テープの所定の位置に配置された複数の半導体 チップを備え、半導体チップが、導体パターンを介して 信号リードと接続されている共に、グランド接続用孔を 介してタブ部と接続されたマルチチップパッケージを提 供するものである。

【0008】上記絶縁テープとして、ポリイミドテープ 等を適用することができ、グランド接続用孔は、例え ば、パンチングによって形成され、導体パターンは、例 えば、エッチング、或いは蒸着によって形成される。

【0009】また、グランド接続用孔から露出したタブ 部、及び信号リードの先端にAu、或いはAgのスポッ トめっきを施すと、ワイヤボンディング性を向上させる ことができる。

[0010]

【作用】上記構成を有する本発明のマルチチップパッケ ージによると、半導体チップと信号リードを絶録テープ に形成されたテープ上配線を介して接続し、更に、半導 体チップとグランドリードを当該グランドリードと電気 的に接続され、且つ絶録テープの半導体チップの接続部 近傍に形成されたパイアホール (接地用孔) から露出し たタプ部を介して接続しているため、ポンディングワイ ヤの複雑な引き回しを行わずに最小限の長さで接続する

導体チップ間の配線構造を簡素化することができる。ま た、配線を整理するためにプリント基板やセラミック基 板を使用しないため、パッケージの厚さ、重型を抑える ことができる。

[0011]

【実施例】以下、本発明のマルチチップパッケージにつ いて添付図面を参照しながら詳細に説明する。

【0012】図1には、本発明の一実施例に係るマルチ チップパッケージのモールド工程前の構造が示されてい る。このマルチチップパッケージは、接地電位に接続さ 10 れた厚さ 35μ mのOFC圧延銅箔と貼り合わせる。 れるタブ部15, 及び複数の信号リード10を有したリ ードフレーム17と、タブ部15に接着剤14を介して 貼付された絶縁テープ13と、絶縁テープ13の上部に 搭載された複数の半導体チップ1より構成されている。

【0013】リードフレーム17は、前述したように、 タプ吊り11を介してグランドリード12に接続された タブ部15と、複数の信号リード (インナーリード) 1 0を有し、信号リード10の先端にはAu, 或いはAg のスポットめっき9が施されている。グランドリード1 2は、グランド配線部であるアウターリード(図示せ 20 チング工程により吸湿したポリイミドテープ、及び接着 ず) に電気的に接続されている。

【0014】 絶縁テープ13は、所定の位置にバイアホ ール(グランド接統用孔)8が形成されていると共に、 表面にテープ上配線(導体パターン) 5が形成され、テ ープ上配線5の両端にはポンディング性を向上させるワ イヤポンディングパッド3, 4が設けられている。

【0015】複数の半導体チップ1は、信号リード接続 用. 及びグランドリード接続用のパンプ2をそれぞれ有 し、絶縁テープ13の所定の位置に配置されている。信 号リード接続用のパンプ2は、ワイヤポンディングパッ ド3、4を有するテープ上配線5、及びワイヤポンディ ングパッド3、4にそれぞれ接続されたポンディングワ イヤ6、7を介して信号リード10に接続されている。 ー方、グランドリード接統用のパンプ2は、ポンディン グワイヤ16を介してパイアホール8の底部に位置する タブ部15に接続されており、このタブ部15,及びタ ブ吊り11を介してグランドリード12に電気的に接続

【0016】図2には、図1のマルチチップパッケージ の断面構造が示されている。前述したように、タブ部1 5の一表面には接着剤14を介して絶縁テープ13が貼 付されており、複数の半導体チップ1はこの絶縁テープ 13の表面の所定の位置に搭載されている。半導体チッ プ1の信号リード接続用のバンプ2と信号リード10 は、絶縁テープ13のテープ上配線5,及びテープ上配 線5のワイヤポンディングパッド3,4にそれぞれ接続 されたポンディングワイヤ6, 7を介して接続されてお り、半導体チップ1とタブ部15は、パイアホール8に 通されるポンディングワイヤ16を介して接続されてい

せるためにスポットめっき9が施されているが、必要に 応じてパイアホール8から経出したタブ部15の表面に 設けても良い。

【0017】以下、上記したマルチチップパッケージの 製造方法を説明する。まず、電子部品用として信頼性の あるポリイミドテープ(絶縁テープ13)を用意し、ポ リイミドテープの片面にポリエーテルアミドイミド系接 **脅剤を5μmの厚さで塗布した後、熱プレスにより3k** g/c m², 3 7 5 ℃×1 m i n の条件でプレス成形さ

【0018】そして、ポリイミドテープの表面に上記接 着剤を5μmの厚さで塗布し、これを打抜き金型でプレ ス加工して所定の場所に直径 0. 4 mmの円孔 (パイア ホール8)を形成する。

【0019】次に、このテープをフォトエッチング工程 に通して、テープ上に所定の微細な銅配線パターン (テ ープ上配線5)を100個分形成する。そして、この配 線パターンに厚さ $0.25\mu m o N$ j めっき、およびそ の上に厚さ 0. 6μ mのA u めっきを行い、更に、エッ 剤を100℃×60minの条件にて恒温槽で大気中で 乾燥させて、絶縁テープ13を得る。

【0020】一方、厚さ0.15mmの42合金板をフ ォトエッチング工程に通して、信号リード10, グラン ドリード12,及びタブ部15等を有する所定のパター ンのリードフレーム17を製造し、このリードフレーム 17の信号リード10の先端にワイヤポンディング用の 金スポットめっき9を厚さ0.6 μ mで施す。また、タ ブ部15に絶録テープ13を貼り合わせたとき、タブ部 15のパイアホールに相当する部分にもバイアホールの 中心点より半径 0.25μmの範囲にわたって金スポッ トめっき9を厚さ0.6μmで施す。

【0021】この後、リードフレーム17のタブ部15 に絶縁テープ13を3Kg/cm², 375℃×1mi nの条件で貼付する。

【0022】最後に、絶縁テープ13の所定の位置に半 導体素子や受動素子等の複数の半導体チップ1を銀ペー ストを用いて搭載し、信号リード10と半導体チップ1 をテープ上配線5、及びポンディングワイヤ6、7を用 いてワイヤポンディングすると共に、半導体チップ1と タブ部15をポンディングワイヤ16を用いてワイヤボ ンディングレ、更に、タブ部15を含む信号リード10 の先端部をモールド樹脂で樹脂封止してマルチチップパ ッケージを得る。

【0023】次に、このようにして得られたマルチチッ プパッケージを180ピース準備して、(1) 高温動作, (2) 温度サイクル。(3) 85℃/85%RHパイアス。 (4) P C T サイクル, (5) 半田耐熱, (6) 高温放置, (7) 低温放置, (8) 熱衝撃, (9) VPS (各項目に対して る。信号リード 10 の先端にはポンディング性を向上さ 50 20 ピースずつ使用した)といった信頼性試験を行っ

5

た。その結果、パッケージのクラック等の異常は全く認められず、高い信頼性を有していることが判明した。

【0024】また、以上のマルチチップバッケージによると、半導体チップ1と信号リード10を絶縁テープ13に形成されたテープ上配線5を介して接続し、更に、半導体チップ1とグランドリード12を当該グランドリード12と電気的に接続され、且つ絶縁テープ13の半導体チップ1の接続部近傍に形成されたパイアホール8から露出したタブ部15を介して接続しているため、ポンディングワイヤ6,7,16の複雑な引き回しを行わずに最小限の長さで接続することができ、最も混雑している信号リード10の先端部と半導体チップ1の間の配線構造を簡素化することができる。また、配線を整理するためにプリント基板やセラミック基板を使用しないため、パッケージの厚さ、銀量を抑えることができる。

【0025】図3には、本発明の第2の実施例に係るマルチチップパッケージのモールド工程前の断面構造が示されている。第1の実施例のマルチチップパッケージは、絶縁テープ13をタプ部15の片面に貼付していたが、このマルチチップパッケージは、絶縁テープ13をタブ部15の両面に貼付しており、これに応じて信号リード10の裏裏に金のスポットめっき9が施されている。このような構成によると、搭載できる半導体チップの数を第1の実施例のものより2倍大きくすることができる。尚、ワイヤポンディングは、最初片面から行い、その後裏面を行うようため、最初のポンディングワイヤの変形を防ぐように、ワイヤポンディング装置のステージ形状に工夫が疑らされている。

[0026]

【発明の効果】以上説明した通り、本発明のマルチチッ 30

ブパッケージによると、グランドリードを介して接地電位に接続されるタブ部、及び複数の信号リードより成るリードフレームと、タブ部の少なくとも片面に貼付され、所定の位置にグランド接続用孔が形成されていると共に、表面に導体パターンが形成された絶縁テープと、絶縁テープの所定の位置に配置された複数の半導体チップを備え、半導体チップが、導体パターンを介して信号リードと接続されていると共に、グランド接続用孔を介してタブ部と接続されているため、軽量等型化を図りながら半導体チップとリード導体の配線構造を簡素化することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例を示す説明図。


【図2】本発明の第1の実施例を示す断面図。

【図3】本発明の第2の実施例を示す説明図。


【符号の説明】

11. 3. 2. 20313				
	1	チップ	2	パンプ
	3, 4	ワイヤポンディングパッド	5	テープ
上配線				
(3, 7	ポンディングワイヤ	8	パイア
Z	トール			
9	•	めっき	10	インナ
ーリード				
1	l 1	タプ吊り	12	グラン
ドリード				
1	3	絶録テープ	14	接着剤
1	5	タブ部	16	ポンデ
ィングワイヤ				
1	7	リードフレーム		


[図1]



[図2]



[図3]



フロントページの統き

(72)発明者 綿引 輝行

茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内